● Full Text Download 등 마이폴더저장 등 마이폴더보기

#### (54) MONOLITHIC FILTER

\* (19) 국가 (Country) :

JP (Japan)

• (11) 召別世堂 (Publication Number):

1995-066043 (1995.03.10)

▶ 日本語/む글(JP)

▶현재진행상태보기

■ (13) 密包香幕 (Kind of Document):

A (Unexamined Publication)

● (21) 출원번호 (Application Number) :

1993-214160 (1993.08.30)

\* (75) 監督자 (Inventor):

YAMAMOTO YASUSHI, SAKAMOTO KOICHI

• (73) 鑫원인 (Assignee):

MURATA MFG CO LTD.

• (57) 요약 (Abstract):


대표출원인명: MURATA MANUFACTURING CO., LTD. (A00443)

PURPOSE: To reduce the occupation area of MMIC by connecting the one whose sp terminal is not connected to a spiral inner terminal.

CONSTITUTION: A first metal layer 1 formed spirally is formed on a semiconductor subby depositing and sputtering Au, Al, etc. A dielectric such as SiNX and SiO3 is laminated first metal layer 1 in spiral shape to form a dielectric layer 2. Metals such as Au as deposited and sputtered on the dielectric layer 2 similarly as the first metal layer 1 is second metal layer 3. A spiral outer terminal 1a is provided at the spiral outer edge of metal layer 1. Also, an insulator 4 is included and bridge connection is made to a specific layer 3.

COPYRIGHT: (C)1995,JPO

CHESE:



\*\*\*\*\*

● (51) 宋제粤都密帮 (IPC):

▼ FI:

• (30) 우선권번호 (Priority Number) :

· 본 특허器 우선권으로 한 특허 :

· WPS 때일리

**⑤**패밇리/법칙성태 및괄보기

H01F-027/00: H01F-017/00: H01G-004/40: H03H-007/01

H01F-015/00 [ H01G-004/40 321

000

~~

● WIPS 패밀리 보기

Full Text Download



고객센터: 02-726-1100 | 팩스: 02-362-1289 | 메일: help@wips.co.kr Copyright@1998-2006 WiPS Co.,Ltd. All rights reserved.

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

## (11)特許出願公開番号

# 特開平7-66043

(43)公開日 平成7年(1995)3月10日


(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	FΙ			技術表示箇所
H01F 27/00 17/00 H01G 4/40	· <b>D</b>	8123-5E 8123-5E				
			H01F	15/ 00	D	
		9174-5E	H01G	4/ 40	321	
¥		來链查審	學家 化糖未	例数2 OL	(全 4 頁)	最終頁に続く
(21)出願番号	<b>特顯平5-214160</b>		(71)出额人	000006231 株式会社村田	製作所	
(22) 出廣日	平成5年(1993)8月30日			京都府長岡京	市天神二丁目	26番10号
			(72)発明者			
				京都府長岡京会社村田製作		26番10号 株式
			(72)発明者	坂本 孝一		
				京都府長岡京 会社村田製作		26番10号 株式
				÷		

# (54) 【発明の名称】 モノリシックフィルタ

### (57) 【要約】

【目的】 本発明は、MIMキャパシタとスパイラルイ ンダクタを、基板上に重畳させて作製することにより、 MMICの占有面積を縮小したモノリシックフィルタを 提供することを目的とする。

【構成】 本発明は、MIMキャパシタとスパイラルイ ンダクタとを、半導体基板上に、重變させて形成した、 等価LC直列接続および等価LC並列接続モノリシック フィルタである。



#### 【特許請求の範囲】

【請求項1】 第一金属層、誘電体層および第二金属際よりなるMIMキャパシタが、半導体基板上にスパイラル形状に形成され、第一金属層および第二金属層のスパイラル外側端のいづれかが、スパイラル外側端子に接続され、第一金属層および第二金属際のスパイラル内側端であって、前記スパイラル外側端子の接続されていないものが、スパイラル内側端子に接続されている等価して直列接続モノリシックフィルタ。

【請求項2】 第一金属層、誘電体層および第二金属層よりなるMIMキャパシタが半導体基板上に形成され、第二金属圏の上に、絶縁物層を介在させてスパイラル形状に第三金属層が形成され、第一金属層と第三金属層のスパイラル外側端とがブリッジ接続され、第二金属層と第三金属層のスパイラル内側端とが接続され、第一金属層と第二金属層とを端子とする等価LC並列接続モノリシックフィルタ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、MMICと複合して形成される等価LC変列接続および等価LC並列接続モノリシックフィルタに関する。

#### [0002]

【従来の技術】従来、MMICの回路内には、適周波用フィルタとして、図3に示すように、MIM(Metal Insulator Metal )キャパシタ21とスパイラルインダクタ22を適列に接続したしC直列接続モノリシックフィルタ、および図4に示すように、MIMキャパシタ21とスパイラルインダクタ22を並列に接続したしC並列接続モノリシックフィルタが、使用されることが多い。これらのモノリシックフィルタは、図3および図4に示すように、それらの構成素子であるMIMキャパシタ21とスパイラルインダクタ22とが、半導体基板上に平面的に、即ち難なり合わないように、配置されていた。【0003】

【発明が解決しようとする課題】したがって、MMIC全体の面積は、その使用する各構成業子の面積とその個数でほぼ決まっていた。特に、MIMキャパシタ21およびスパイラルインダクタ22は、その面積が大きく、MMIC全体面積の増大につながっていた。したがって、本発明は、MIMキャパシタとスパイラルインダクタを、半導体基板上に邀量させて作製することにより、MMICの占有面積を縮小したモノリシックフィルタを提供することを目的とする。

#### [0004]

#### [0005]

【作用】本発明は、MMIC複合回路として、半導体基板上に、MIMキャパシタとスパイラルインダクタを重 懸させて作製するので、MMICの占有面積が小さくなる。

#### [0006]

【実施例】次に、本発明の実施例について図面を参照して説明する。図1において、1は半導体基板10上に、スパイラル形状に形成された第一金属層で、Au、Al等の金銭を蒸着、スパッタリング等して形成される。2は誘戦体層で、スパイラル形状の第一金属層1の上に、例えば、SiN×、SiO3等の誘電体を積勝して形成される。3は第二金属層で、誘電体層2の上に、第一金属層1と同様に、Au、Al等の金属を蒸着、スパッタリング等して形成される。

【0008】上記実施例において、MMICの回路の都合によっては、幾子1a、3aは、それらの導出端を逆にしてもよい。即ち、第二金属層3のスパイラル外側端をスパイラル外側端子(端子1aに相当)とし、第一金属層1のスパイラル内側端をスパイラル内側端子(端子3aに相当)としてもよい。また、第一金属層1と第二金属層3とは、かならずしも両方共スパイラル形状である必要はなく、いずれか片方がスパイラルであればよい。同様に、誘電体際2も必ずしもスパイラルである必要はない。また、スパイラル形状も、方形に限らず、円形等であってもよい。

【0009】次に、図2を参照して、他の実施例について説明する。第一金属層11、誘箋体層12および第二金属層13よりなるMIMキャパシタが、半導体基板20上に形成される。第一金属層11、第二金属層13には、それぞれ端子11a、13aが設けられている。第

二金溪層13の上には、絶縁物層14を介在させて、第 三金属層15がスパイラル形状に形成される。第一金属 層11の端子11aと第三金窯層15のスパイラル外側 総15aとが、ブリッジ接続される。第二金属層13の 中央部と第三金

麗層15のスパイラル内側端15bとが 接続される。この図2記載の実施例は、MIMキャパシ タとスパイラルインダクタが重畳して形成された等価し C並列接続モノリシックフィルタを構成することにな **る**。

【OO10】上記実施例においては、MIMキャパシタ およびスパイラルインダクタを、方形で形成している が、方形に限らず円形等であってもよい。また、スパイ ラルインダクタを、MIMキャパシタの上に形成してい るが、これはMIMキャパシタの間でも、MIMキャパ シタの下であってもよい。また、半導体基板と第一金属 層との間に、絶縁層を設けてもよい。

### [0011]

【発明の効果】本発明は、MMIC複合回路として、半

導体基板上に、MIMキャパシタとスパイラルインダク タを重畳させて作製するので、MMICの占有面積が小 さくなる。特に、この占有面積は、MIMキャパシタと スパイラルインダクタとのうち、どちらか大きい方の面 積だけですむので、最大50%のMMICの縮小化につ ながる。

#### 【図面の簡単な説明】

【図1】 本発明の一実施例の斜視図

【図2】 本発明の他の実施例の斜視図

第一金属層


【図3】 従来例の斜視図

【図4】 他の従来例の斜視図

#### 【符号の説明】

1, 11 2, 12 誘電体層 3, 13 第二金属層 4. 絶縁体 絶縁物層 14 15 第三金属巖

[図2] 【図1】



フロントページの続き

 (51) Int. Cl. 6
 識別記号
 庁内整理番号
 ドミ

 H O 3 H
 7/01
 Z
 8321-5 J

技術表示簡所